1 UVM中引入phase的原因 代码的书写顺序会影响代码的实现（代码之间存在依赖关系，如代码B依赖于代码A），所以区分出build_phase、connect_phase等，让被依赖的phase（代码A）先执行，依赖的phase（代码B）后执行，这样可以解决因代码顺序杂乱可能会引发的问题。

UVM是一门方法学而不是一门语言，用到的东西都是SV的东西，只是在SV的基础上一层一层的封装出来的，张强大佬的白皮书讲得比较浅，大概建立了一个基本的UVM体系，更多关于UVM的东西，还是需要去翻一下UVM的reference_guide，看看源码的一些东西。

本文使用 Zhihu On VSCode 创作并发布 将testbench连接到DUT 概述 本节，我们主要讨论将UVM testbench连接到RTL DUT的问题。 UVM testbench对象不能直接连接到DUT信号来驱动或采样。driver和monitor组件对象与DUT之间的连接是通过一个或多个具有静态信号端口的…

oop的一些术语要熟练掌握，不然uvm你看起来回很费经，对象和句柄，回傻傻分不清楚。 高频考点，类（class）的三要素，善良的面试官会问道这里，坏一点的面试官会问你什么是封装和继承，举个例子，最坏的是问你多态，什么是多态，举个例子。

所有的agent都要派生自uvm_agent类，且其本身是一个component，应该使用uvm_component_utils宏来实现factory注册。 is_active是uvm_agent的一个成员变量，其默认值为UVM_ACTIVE,这种模式下用于输入端口，是需要实例化driver和sequencer的，另一种为UVM_PASSIVE模式，用输出端口，不需要 ...

通常我们环境中的两个uvm_component之间进行通信时，都会用一个uvm_tlm_analysis_fifo作为媒介，发送数据的组件（如monitor）内部定义一个uvm_analysis_port连接fifo的analysis_export，对应的通信方法是write；接受数据的组件内定义一个uvm_blocking_get_port连接到fifo的blocking_get_export，通信方法用的是get。

Apr 8, 2020 · sv小项目—mcdf sv小项目—异步fifo uvm—模块级验证平台框架 uvm—芯片级验证平台框架. 项目不在于多，而在于精和熟练度；一般来说，面试前可完整做2个项目、且可清晰、有逻辑对此进行描述、针对面试官的面试问题可以基本对答足矣！

这个run_test()根源调用的还是uvm_root里定义的run_test()我们稍后再去分析，等于说uvm_globals将uvm_root里定义的run_test()通过单例模式获取uvm_root的唯一实例并将其封装成了一个全局可见的任务run_test()，那我们不禁要问：这个uvm_globals文件是如何实现里面的内容全 …

一、uvm_验证平台. uvm验证平台由agent、env、base_test、test_top四大组件组成，其中env中又包含了agent、reference model（参考模型）、register model（寄存器模型） 、scoreboard组件，其中agent中又封装了driver、monitor、sequencer组件，另外还有virtual sequence 、virtual sequencer组件（可以封装在base_test下）用来进行对不同 ...

uvm的寄存器模型应该是体现了一种分层的理念，是衔接验证配置与物理实现之间的桥梁。 如果没有uvm寄存器，首先实现寄存器访问，最简单粗暴的是通过构建时序，真实的访问rlt里面的寄存器，这个和uvm寄存器可以实现的功能是一样的。