Agim Çami - Computer Architecture web site. Libri “Organizimi dhe Arkitektura e Kompjuterave – Nëpërmjet Shembujve dhe Ushtrimeve”, pjesa e parë ISBN 978-9928-137-23-4, është tashmë disponibël në Librarinë e Fakultetit të Ekonomisë, Tiranë dhe në Libri Universitar, rruga Abdyl Frashëri, Tiranë. Çmimi 1000 lekë.

Ndërfaqa SATA në “simbiozë” me perfomancën e “hard disk drive” SATA (akronim i Serial AT Attachment) është ndërfaqe e tipit bus, që shërben për komunikimin e njësisë qëndrore kompjuterike, ose “host”, me pajisjet e kujtesave masive si p.sh. “hard disk drives” (shkurt HDD), DVD/CD ose SSD (Solid State Drives).

Agim Çami – Computer Architecture web site. Kërko. Kërkoni për: Jepi. Kreu; Arkiva; Kontakt; Arkitektura e kompjuterave. Kapitulli 1 – Njësitë dhe koncepte kryesore të kompjuterave; Kapitulli 2 – Instruksionet dhe mënyrat e adresimit; Kapitulli 3 – Organizimi i Njësisë Qëndrore;

Agim Çami – Computer Architecture web site. Kërko. Kërkoni për: Jepi. Kreu; Arkiva; Kontakt; Arkitektura e kompjuterave. Kapitulli 1 – Njësitë dhe koncepte kryesore të kompjuterave; Kapitulli 2 – Instruksionet dhe mënyrat e adresimit; Kapitulli 3 – Organizimi i Njësisë Qëndrore;

Apr 20, 2012 · "Control hazards" ose të papriturat e kontrollit, ndodhin kur rrjedha e instruksione në një pipeline ndërpritet nga instruksione "të ndërprerjes së sekuencës", siç janë p.sh. jump, branch, loop, call/ret etj. Më poshtë trajtohet një rast i tillë. Në një procesor MIPS ekzekutohet kodi i mëposhtëm : 36 sub $10, $4, $8 40 beq $1, $3,…

Jan 14, 2012 · Procesori A ka një pipeline me 5 stade, frekuencë clocku 500 MHz dhe një CPI mesatare =1.5. Procesori B ka një pipeline me 20 stade, frekuencë clocku 2 GHz. dhe një CPI mesatare =2.0. Te gjendet : Cili procesor ka performancë më të madhe dhe sa ? Zhvillim Llogaritim ekzekutimin e N instruksioneve nga procesorët A dhe…

Feb 1, 2012 · Supozojmë se në një procesor pipeline të papriturat strukturore (“structural hazards”) janë evituar. Pra, faza “fetch” dhe kapja e kujtesës qëndrore (p.sh. me instruksione Load/Store) mund të kryhet në të njejtin cikël clocku. Për një program të caktuar, kemi këto të dhëna: 35 % e instruksioneve janë “Load” 20 % e instruksioneve janë “branch” 60…

Dec 23, 2011 · Një bus i tipit sinkron ka një cikël clocku 50 ns. dhe çdo transmetim në bus kryhet natyrisht brenda një cikli clocku. Në një bus tjetër të tipit asinkron procedura "handshake" kërkon 40 ns. Një fjalë të dhënash në kujtesën qëndrore lexohet për 200 ns. Gjerësia e busit, në të dy rastet, është 32 bitë. Të gjenden: 1.

Design of Ion-Implanted MOSFET’s with Very Small Physical Dimensions ROBERT H. DENNARD, MEMBER, IEEE, FRITZ H. GAENSSLEN, HWA-NIEN YU,MEMBER, IEEE, V. LEO RIDEOUT, MEMBER, IEEE, ERNEST BASSOUS, AND ANDRE R. LEBLANC, MEMBER, IEEE Classic Paper This paper considers the design, fabrication, and characteriza-

By 1940, Atanasoff and graduate student Clifford Berry had taken the above ideas to practice. I will present details of the design, including features not